Иллюстрированный самоучитель по OrCAD

Создание списка соединений

Для продолжения проектирования после создания схемного описания проекта выполняется команда Tools › Create Netlist менеджера проектов. При выполнении моделирования с помощью OrCAD PSpice эта команда загружается автоматически; для передачи данных в программу разработки ПП OrCAD Layout и другие (всего предусмотрено составление списка соединений примерно в 40 форматах, выбираемых пользователем) эта команда выполняется вручную, предварительно выделив имя проекта в менеджере проектов.

Перед выполнением моделирования нужно исключить повторы позиционных обозначений компонентов, а перед разработкой ПП необходимо также произвести упаковку секций компонентов в корпуса. Эти операции выполняют по команде Tools › Annotate менеджера проектов, диалоговое окно которой показано на рис. 2.25 (см. разд. 2.3.3).

Перед созданием списка соединений желательно выполнить команду Tools › Design Rules Check (DRC) для выявления ошибок в схеме (при запуске программы PSpice на моделирование эта команда загружается автоматически, но в любом случае нужно предварительно задать ее конфигурацию). Отчет о проверке заносится в файл *.drc и дублируется в файле протокола Session Log (no указанию пользователя места расположения ошибок отмечаются на схеме специальными DRC-маркерами ф).

В отчеты заносятся сообщения о нарушениях правил проектирования двух типов:

• Errors – ошибки, которые обязательно должны быть исправлены;
• Warnings – предупреждения, которые могут привести к ошибкам при моделировании проекта (реагировать на них не обязательно).

После запуска команды Design Rules Check открывается диалоговое окно для задания правил проверки, которое имеет две закладки (рис. 2.47).

На закладке Design Rules Check (рис. 2.47, а) устанавливается, какая информация включается в отчет о проверке:

• Scope – проверка всего проекта (Check entire design), выбранной страницы или нескольких страниц (Check selection);
• Action – проверка соблюдения всех правил проектирования (Check design rules) или удаление со схемы нанесенных ранее DRC-маркеров;
• Report (выбор информации, включаемой в отчет о проверке):
  • Create DRC markers for warnings – размещение символов DRC для предупреждения о возможных ошибках в соответствие с правилами, заданными в таблице ERC (в местах возникновения безусловных ошибок DRC-маркеры проставляются всегда);
  • Check hierarchical port connections – проверка совпадения имен иерархических выводов и соответствующих иерархических портов в их схемах замещения, а также совпадения их общего количества и типов всех выводов;
  • Check off-page connector connections – проверка совпадения имен соединяемых между собой межстраничных соединителей (подсоединенных к цепям с одинаковыми именами), расположенных на разных страницах схемы;
  • Report identical part references – включение в отчет списка компонентов, имеющих одинаковые позиционные обозначения;
  • Report invalid packaging – включение в отчет списка компонентов, имеющих одинаковые корпуса, но разную упаковочную информацию
  • Report hierarchical ports and off-page connectors – составление списка всех портов иерархических блоков и межстраничных соединителей;
  • Check unconnected nets – выявление цепей, каждая из которых не соединена по крайней мере с двумя выводами компонентов или не подключена к источникам внешних сигналов, а также цепей, имеющих на разных страницах схемы одинаковые имена, но к которым не подключены межстраничные соединители или иерархические порты;
  • Check SDT compatibility – проверка совместимости с графическим редактором принципиальных схем OrCAD SDT для DOS (эта совместимость необходима, если предполагается сохранить схему проекта в формате OrCAD SDT);
  • Report off-grid objects – составления списка имен и координат объектов, расположенных не в узлах сетки;
  • Report all net names – составление списка всех имен цепей.
• Report File – присвоение имени файлу отчета (по умолчанию его имя совпадает с именем проекта, расширение имени drc);
• View Output – просмотр на экране результатов проверки.

На закладке ERG Matrix устанавливаются правила проверок, которые записываются в виде матрицы Electrical Rules Check (ERC, рис. 2.47, б). На строках и столбцах матрицы указаны типы выводов компонентов и различных портов (см. табл. 2.7). Не закрашенная ячейка означает разрешение соединения соответствующих выводов, предупреждения отмечаются символом W, ошибки – символом Е. Например, согласно изображенной на рис. 2.47, б матрице ERC соединение Output-Input (Выход-Вход) разрешено, о соединении Open Emitter-Open Collector (Открытый эмиттер-Открытый коллектор) будет выведено предупреждение, а соединение Power-Output (Источник питания-Выход) будет считаться ошибкой.

Поэтому перед выполнением команды Tools › Design Rules Check необходимо отредактировать содержание матрицы ERC в соответствие с особенностями текущего проекта.