Модель вход/выход
Времена переключения выходных каскадов цифровых ИС задаются параметрами TSWLH/z, TSWHLn (трудности их определения по справочным данным заключаются в том, что обычно приводятся значения общего времени переключения всей ИС).
Макромодели интерфейсов составляются пользователями и включаются в библиотечный файл. Эти модели отражают характер входных/выходных сопротивлений цифровых компонентов с разной степенью подробности.
Модели, имеющиеся в стандартной библиотеке интерфейсов программы PSpice, приведены в табл. 4.28.
Таблица 4.28. Модели интерфейса.
| IO_LEVEL | Определение |
|---|---|
| 0 | Текущее значение параметра DIGIOLVL директивы.OPTIONS (по умолчанию равно 1) |
| 1 | Основная (простейшая) модель, имеющая логические состояния 0, 1, X, R и F (AtoDl/DtoAl) |
| 2 | Основная (простейшая) модель без промежуточного состояния X (AtoD2/DtoA2) |
| 3 | Сложная модель с промежуточным состоянием X (AtoD3/DtoA3) |
| 4 | Сложная модель без промежуточных состояний X, R и F (AtoD4/DtoA4) |
Сложные модели точнее имитируют нелинейности входных сопротивлений цифровых ИС, однако требуют больших вычислительных затрат.
Имена макромоделей интерфейсов указываются с помощью параметров AtoD1, DtoAl,…, AtoD4, DtoA4. Выбор уровня модели интерфейса для каждого конкретного цифрового устройства производится с помощью параметра IO_LEVEL.
Схемы замещения простейших интерфейсов первого уровня показаны на рис. 4.34. В текстовом виде они записываются следующим образом.
Макромодель стандартного ТТЛ-интерфейса А/Ц первого уровня имеет вид:
.subckt AtoD_STD A D DPWR DGND params: CAPACITANCE=0 DO A DGND DO74 DGTLNET=D IO_STD C1 A DGND {CAPACITANCE+0.1pF}.ends *.model DO74 doutput ( + sOname="X" sOvlo=0.8 sOvhi=2.0 s1name="0"s1vlo=-1.5 s1vhi=0.8 + s2name="R"s2vlo=0.8 s2vhi=1.4 s3name="R"s3vlo=1.3 s3vhi=2.0 + s4name="X"s4vlo=0.8 s4vhi=2.0 s5name="1"s5vlo=2.0 s5vhi=7.0 + s6name="F"s6vlo=1.3 s6vhi=2.0 s7name="F"s7vlo=0.8 s7vhi=1.4) *.model IO_STD uio (drvh=96.4 drvl=104+ AtoD1="AtoD_STD"AtoD2="AtoD_STD_NX"AtoD3="AtoD_STD_E"AtoD4="AtoD_STD_NX_E"+ DtoA1="DtoA_STD"DtoA2="DtoA_STD_NX"DtoA3="DtoA_STD_E"DtoA4="DtoA_STD_NX_E"+ tswhI1=1.373ns tswlh1=3.382nstswhI2= 1.346ns tswlh2=3.424ns+ tswhI3=1.511ns tswlh3=3.517nstswhI4=1.487ns tswlh4=3.564ns+ DIGROWER = "DIGIFPWR")Макромодель стандартного ТТЛ-интерфейса Ц/А первого уровня имеет вид:
.subckt DtoA_STD D A DPWR DGND params: DRVL=0 DRVH=0 CAPACITANCE=0N1 A DGND DPWR DIN74 DGTLNET=D IO_STD C1 A DGND {CAPAClfANCE+0.1pF} .ends .model DIN74 dinput ( + sOname="0" sOtsw=3.5ns sOrlo=7.13 sOrhi=389; 7ohm, 0.09v+ s1name="1" s1tsw=5.5ns s1rlo=467 s1rhi=200; 140ohm, 3.5v+ s2name="X" s2tsw=3.5ns s2rlo=42.9 s2rhi=116; 31.3ohm, 1.35v+ s3name="R" s3tsw=3.5ns s3rto=42.9 s3rhi=116; 31.3ohm, 1.35v+ s4name="F" s4tsw=3.5ns s4rlo=42.9 s4rhi=116; 31.3ohm, 1.35v+ s5name="Z" s5tsw=3.5ns s5rlo=200K s5rhi=200K)Более сложная модель интерфейса А/Ц первого уровня имеет схему замещения, показанную на рис. 4.35. Ее текстовое описание имеет вид:
.subckt AtoD_STD_E A D DPWR DGND params: CAPACITANCE=0OO A DGND DO74 DGTLNET=D IO_STD C1 A DGND {CAPACITANCE+0.1pF} DO DGND a D74CLMP D1 12 D74 D2 2 DGND D74 R1 DPWR 3 4kQ1 1 3 A 0 Q74; подложку соединить с DGND .ends .model D74 D (IS=1e-16 RS=25 CJO=2pf) .model D74CLMP D (IS=1e-15 RS=2 CJO2pf) .model Q74 NPN (ISE=1e-16 ISC=4e-16BF=49 BR=.03 CJE=1pf CJC=.5pf CJS=3pf VJE=0.9v+ VJC=0.8v VJS=0.7v MJE=0.5 MJC=0.33MJS=0.33 F=0.2ns TR=10ns RB=50 RC=20)