Верификация схемы
При создании сложных электрических схем практически трудно избежать ошибок при вводе всех объектов схемы. Поэтому всегда необходимо производить проверку схемы на наличие синтаксических ошибок ("висячие" цепи и контакты компонентов, одноконтактные цепи и т. п.).
Проверку схемы выполняют по команде Utils/ERC (Electrical Rules Check – проверка правильности электрических соединений). Диалоговое окно команды представлено на рис. 3.29.
Кнопка Filename позволяет изменить предлагаемое имя файла (по умолчанию – имя схемы), в который занесен протокол проверок схемы. В области Design Rule Checks устанавливается перечень проверяемых параметров:
- Single Node Nets – цепи, имеющие единственный узел;
- No Node Nets – цепи, не имеющие узлов;
Рис. 3.29. Окно команды контроля ошибок соединений - Electrical Rules – электрические ошибки соединений (соединяются два выхода компонента или выходы подключены к общим цепям и т. д.);
- Unconnected Pins – неподключенные выводы компонентов;
- Unconnected Wires – неподключенные цепи;
- Bus/Net Rules – подведенные к шине цепи, которые не подключены хотя бы один раз к другому компоненту;
- Component Rules – компоненты, наложенные на другие компоненты;
- Net Connectivity Rules – неправильное подключение цепей "земли" и "питания";
- Hierarchy Rules – ошибки в иерархических структурах.
Степень значимости конкретной ошибки (Error – недопустимая ошибка, Warning – предупреждение о некритической ошибке, Ignored – ошибку допускается игнорировать) пользователь может установить самостоятельно после нажатия на кнопку Severity Levels, выделении конкретного параметра (в столбце Rule) и активизаций соответствующего флажка в области Severity Level (рис. 3.30).
Рис. 3.30. Установка значимости выявленных ошибок
В области Report Options (рис. 3.29) можно включить флажок View Report и просмотреть на экране текстовый отчет об ошибках, а включив флажок Annotate Errors, – произвести индикацию ошибок на рисунке схемы сразу же после выполнения проверки.